


## חלק 2: מודל התנהגותי

השינוי בקוד: הביטוי  $(a \text{ and } b)$  הוחלף ב  $\text{not } (\text{not } a \text{ and } \text{not } b)$ .  
תוצאת הסימולציה המלאה:



## חלק 3: testbenches וסימולציה

הערה: לפני ביצוע התרגיל, קראו היטב את הוראות ההגשה המופיעות בעמוד האחרון.

A. פשוט לבדיקה הרכיב NAND.

השינוי בקוד:  
השורות:

$A \leq '0'$  after 0 ns, ' $1$ ' after 20 ns;  
 $B \leq '0'$  after 0 ns, ' $1$ ' after 20 ns, ' $0$ ' after 40 ns;

שומו ל:

$A \leq '0'$  after 0 ns, ' $1$ ' after 20 ns, ' $0$ ' after 60 ns;  
 $B \leq '0'$  after 0 ns, ' $1$ ' after 20 ns, ' $0$ ' after 40 ns, ' $1$ ' after 60 ns;

כדי להיות תואמים לקלט הבדיקות שנבחרו:


Time (ns)	0	20	40	60
B	0	1	0	1
A	0	1	1	0

השורה:

circuit: nand\_2 port map (Res\_sig, A,B);

שונתה ל:

circuit: nand\_2 port map (A, B, Res\_sig);




השורה

$;((1,0,0)$

תוקנה ל:

$;((1,0,1)$

כדי שטבלת האמת של שער NAND תהיה נכונה.



## חלק 4: מודל מבני של מעגלים בשפת VHDL

השורות הללו הוסרו כי אין בהם שימוש והן לא קשורות:

-- Or gate functionality (with delays)

ARCHITECTURE behavioral\_delayed OF and\_gate IS

BEGIN

Out1 <= In1 or In2 AFTER 4 ns;

END behavioral\_delayed;

מייפוי הסיגנלים הנוכחי:

BEGIN

u0: not\_gate PORT MAP (A, A\_not);

u1: not\_gate PORT MAP (B, B\_not);

u2: or\_gate PORT MAP (A\_not, B\_not, Res\_Sig);

END structure;


הסבר:

נريץ את A ו B בשער NOT, ואת שתי התוצאות נשים ב OR אחד, לקבלת NAND כמוצר סופי.  
אין צורך בסיגנלים 1\_res\_2 ו temp\_res\_2.


שינויים נוספים:

- הוספה המילים behavioral\_delayed בשני סוגרים ריקים בהגדרת .nand\_con\_delayed.
- השמטה השימוש במעגל 3נ שלא היה נחוץ.

הרצה ללא :delay



הרצה עם :delay



ניתן לראות את ה delay שהכנו משפיע על כל מוצא רלוונטי.